Komposisi Perangkat Keras Sistem
Setiap transceiver berkecepatan tinggi terdiri dari dua saluran: pemancar dan penerima. Pemancar dan penerima terdiri dari sublayer pengkodean fisik (PCS, P-field Si-Cal Coding Sublayer) dan sublayer tambahan media fisik (PMA, Sublayer Tambahan Media Fisik-Cal).
PCS menyertakan implementasi logika inti dari fungsi digital di transceiver yang kompatibel dengan protokol yang didukung, dan saluran transmisi mencakup kompensasi fase FIFO, serializer byte, encoder 8B / 10B, dan modul lainnya. Saluran penerima termasuk perataan kata, pencocokan tingkat FIFO, dekoder 8B / 10B, penyatuan byte, penyortir byte, kompensasi fase FIFO dan modul lainnya.
PMA mencakup sirkuit analog untuk buffer I / O, CDR, SER / DES, dan pembobotan awal serta ekualisasi yang dapat diprogram untuk mengoptimalkan kinerja saluran data serial.
Ketika saluran transceiver perangkat bekerja, data paralel keluaran dalam arsitektur FPGA ditransmisikan melalui PCS pemancar dan PMA, dan akhirnya diubah menjadi data serial untuk dikirim keluar. Data serial masukan yang diterima diproses oleh penerima PMA dan PCS dalam format data serial dan dikirim ke arsitektur FP internal untuk diproses lebih lanjut.
Integrasi FPGA
Transceiver kecepatan tinggi banyak digunakan. Mengambil antarmuka SATA solid-state disk berdasarkan FPGA sebagai contoh, antarmuka SATA solid-state disk adalah perkembangan tren masa depan, sementara transceiver serial kecepatan tinggi mewujudkan mode penyimpanan inti IP SATA, dan transceiver kecepatan tinggi adalah komponen utama. implementasi lapisan fisik dari protokol SATA. Data serial protokol SATA bekerja pada kecepatan transmisi 1,5-6Gbit / s, yang tidak dapat langsung direalisasikan oleh FPGA. Untuk memenuhi permintaan ini, banyak produsen FPGA mengintegrasikan perangkat fisik berkecepatan tinggi tujuan umum di dalam FPGA, dan menyediakan mode konfigurasi yang fleksibel untuk mencapai banyak fungsi serupa.
